MIPS_CPU设计实验 logisim EduCoder

MIPS_CPU设计实验.rar

MIPS_CPU设计实验，可以在logisim平台上运行，将cicr代码复制到EduCoder可以直接通过，华中科技大学谭志虎，本实训项目将帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中...

mips.rar_VHDL MIPS_cpu_cpu quartus_cpu vhdl_mipsALU

标签： vhdl_mips cpu cpu_quartus cpu_vhdl mipsalu

MIPs CPU，VERILOG代码，经过QUARTUS综合，时序分析，验证无误。

电子科技大学计算机组成原理实验代码 Mips_CPU代码

标签： Verilog Mips CPU

自己做实验的时候写的代码，保证编译直接可以用，仿真跟下载FPGA开发板都做了，后面的附加题也有。

mips.zip_MIPS_cpu risc_mips cpu

标签： mips cpu_risc mips_cpu

cpu---risc---mips源代码

cpu_1.rar_MIPS 单周期_cpu设计_mips cpu_单周期CPU设计_单指令cpu

标签： mips_单周期 cpu设计 mips_cpu 单周期cpu设计单指令cpu

mips单周期cpu设计，实现MIPS中的11条指令，在设计的cpu中运行快速排序程序进行验证。

mips.rar_CPU verilog/vhdl_MIPS verilog_mips cpu_单周期 CPU_单周期CPU设计

标签： cpu_verilog/vhdl mips_verilog mips_cpu 单周期_cpu 单周期cpu设计

利用Verilog HDL硬件描述语言实现单周期MIPS_CPU设计。

MIPS-master_MIPS_vivado_mipscpu单周期_MIPS单周期cpu_vhdl

标签： MIPS vivado mipscpu单周期 MIPS单周期cpu vhdl

用 Verilog 实现的单周期 MIPS 指令集的 CPU

CU.zip_MIPS_cu_fpga mips_mips cpu_mips instruction

标签： mips cu fpga_mips mips_cpu mips_instruction

mips指令控制器。fpga上板验证实现。为cpu课设重要模块

MIPS-CPU-Overview.rar_MIPS_cpu_overview

标签： mips cpu overview

MIPS CPU概述 MIPS CPU概述 MIPS CPU概述

MIPS_MULTI_CYCLE_CPU.zip

标签：硬件设计

40条无异常指令多周期cpu设计参考

华中科技大学 MIPS_CPU 实现了动态分支预测与FPGA上板计算机组成原理课程设计 cpu实验--流水 logisim电路...

标签：华中科技大学 MIPS_CPU 实现了动态分支预测与FPGA上板计算机组成原理课程设计 logisim电路图 cpu实验--流水

华中科技大学 MIPS_CPU 实现了动态分支预测与FPGA上板计算机组成原理课程设计 cpu实验--流水 logisim电路图

mips_cpu_多周期CPU_

标签：多周期CPU

多周期CPU指的是将整个CPU的执行过程分成几个阶段，每个阶段用一个时钟去完成，然后开始下一条指令的执行，而每种指令执行时所用的时钟数不尽相同，

SIMPLE_MIPS_CPU:一个简单的 MIPS CPU，为了好玩

标签： Verilog

SIMPLE_MIPS_CPU 一个简单的 MIPS CPU，32 位，使用 verilogHDL 设计，在 xilinx vivado 上构建。东南大学设计：学科“计算机组织与设计”。用于模拟的 CPU----100%。板载 CPU----100%。项目Tcl.----100%。 ...

计组头歌实验MIPS CPU设计1-5关源码

标签：头歌实验计组 CPU设计

码上即通过，快来试试！！

MIPS_CPU_S.zip

标签： MIPS Verilog CPU Vivado

使用Vivado平台，采用Verilog语言与IP核技术实现的简单CPU，可运行MIPS指令，内含测试代码仿真

头歌实践教学平台 MIPS流水CPU设计---HUST

标签： MIPS流水CPU设计---HU 计算机组成原理计算机体系结构计算机头歌实践教学平台

本实验从 MIPS 单周期 CPU 开始逐步构建无冲突冒险的理想指令流水线，能处理分支相关的指令流水线，采用气泡处理数据相关的气泡式流水线，采用重定向解决数据相关的重定向流水线。并最终在 MIPS 五段流水线上实现...

MIPS_CPU_MASTER

标签： THINPAD CPU

MIPS微指令设计实现的多周期cpu设计，给有需要的人。Verilog

MIPS_CPU_2015:32位MIPS CPU，Verilog HDL，2015年夏季，清华大学电子工程系

标签： Verilog

＃MIPS_CPU_2015用Verilog HDL编写的THUEE2015 MIPS CPU

头歌实践教学平台 MIPS CPU设计(HUST)

标签： MIPSCPU设计(HUST) 计算机组成原理计算机体系结构计算机头歌实践教学平台

本实训项目将帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU，该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微...

mips.rar_MIPS flopr_MIPS单周期cpu_mips cpu单周期_mips单周期_单周期cpu

标签： mips_flopr mips单周期cpu mips_cpu单周期 mips单周期单周期cpu

一个单周期流水CPU的实现，其中mips4.vhd是顶层文件

MIPS_CPU的经典教程及自己的verilog代码.zip

标签： MIPS_CPU 经典教程 verilog 代码

MIPS_CPU的经典教程及自己的五级流水的verilog代码

MIPS-master_MIPS_vivado_mipscpu单周期_MIPS单周期cpu_vhdl_源码.zip

MIPS-master_MIPS_vivado_mipscpu单周期_MIPS单周期cpu_vhdl_源码.rar

multi-CPU.rar_MIPS_multi cpu

标签： mips multi_cpu

多时钟CPU设计，spartan 3e板上试验通过，支持部分mips指令，内含示例mips代码及二进制文件

MIPS CPU设计(HUST).zip

标签： MIPSCPU设计(HUST) 计算机组成原理头歌实践教学平台

全部关卡，复制txt，满分过，方便快捷

dlx.zip_DLX_MIPS_dlx cpu pipelin

标签： dlx mips dlx_cpu_pipelin

mips pipeline 模以程序，mfc实现的，功能就不用说了把，大家都知道的

华中科技大学计算机组成原理头歌实验教学平台MIPS CPU设计（HUST）

标签：华中科技大学山东科技大学计算机组成原理实验源码

第1关（单周期MIPS CPU设计）到第五关（多周期MIPS硬布线控制器CPU设计（排序程序））的txt源码都有。把后缀名改为.circ就可以查看logisim的电路图。仅供学习参考，请勿抄袭

myCPU_MIPS_AXI_cache_57条CPU指令_57条指令

标签： MIPS AXI cache 57条CPU指令 57条指令

CPU为五级静态流水线，接口为AXI协议，带8KB数据Cache与8kB指令Cache。实现的指令包括除4条非对齐指令外的所有MIPS Ⅰ 指令以及MIPS32中的ERET指令，共计57条。

MIPS运算器设计实验报告（完整）+代码

标签： educator MIPS运算器

华中科技大学计算机组成原理实验报告（完整）+代码参考 ---自己写的报告+代码都是自己写的，可以跑出来 1.理解算术逻辑运算单元（ALU）的基本构成 2.掌握 Logisim 中各种运算组件的使用方法，熟悉多路选择器的...

计算机组成原理实验4MIPS CPU设计

标签： educoder

educoder华中科技大学 MIPS CPU设计(HUST) 每一关都复制这个代码即可